

PAT-NO: JP410261933A
DOCUMENT-IDENTIFIER: JP 10261933 A
TITLE: PIEZOELECTRIC THIN FILM RESONATOR

PUBN-DATE: September 29, 1998

INVENTOR-INFORMATION:

NAME	COUNTRY
HANASHIMA, NAOYUKI	
TSUZUMI, SHUJI	
YONEZAWA, MASA	
HASHIMOTO, KIYONARI	

ASSIGNEE-INFORMATION:

NAME	COUNTRY
MITSUBISHI MATERIALS CORP N/A	

APPL-NO: JP09064197

APPL-DATE: March 18, 1997

INT-CL (IPC): H03H009/17

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a piezoelectric thin film resonator with a wide band width and a wide oscillating frequency range when it is applied to a filter or the like and in which no lower electrode is required to be exposed.

SOLUTION: This resonator is provided with a piezoelectric thin film 2 consisting of lead zirconate titanate (PZT) or lead titanate (PT) thin film whose thickness is 0.1-10 μm formed by a sol-gel method and two electrodes 1 made of a conductive film formed on the piezoelectric thin film 2. In this case, the resonator is formed on a buffer layer 3 of a dielectric thin film 2 formed on a semiconductor substrate 5, an electric field is applied between the two electrodes 1 to apply polarization processing and to make the piezoelectric thin

film 2. As required, the buffer layer 3 is made as a thin film made of barium strontium titanate(BST), strontium titanate(STO) or barium titanate(BTO) whose the thickness is 0.01-1.0 μm formed by the sol-gel method and an interval between the two electrodes 1 is made to 0.5-10 μm and a part of a rear side of the semiconductor substrate 5 is removed by etching.

COPYRIGHT: (C)1998,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-261933

(43)公開日 平成10年(1998)9月29日

(51)Int.Cl.⁶

識別記号

F I

H 03 H 9/17

H 03 H 9/17

F

審査請求 未請求 請求項の数6 OL (全7頁)

(21)出願番号 特願平9-64197

(71)出願人 000006264

三菱マテリアル株式会社

東京都千代田区大手町1丁目5番1号

(22)出願日 平成9年(1997)3月18日

(72)発明者 花嶋 直之

埼玉県大宮市北袋町1丁目297番地 三菱
マテリアル株式会社総合研究所内

(72)発明者 津々見 修司

埼玉県大宮市北袋町1丁目297番地 三菱
マテリアル株式会社総合研究所内

(72)発明者 米澤 政

埼玉県大宮市北袋町1丁目297番地 三菱
マテリアル株式会社総合研究所内


最終頁に続く

(54)【発明の名称】 壓電薄膜共振子

(57)【要約】 (修正有)

【課題】 フィルタ等に適用した場合の帯域幅及び発振周波数範囲が広く、下部電極を露出させる必要のない圧電薄膜共振子を提供する。

【解決手段】 ゾルゲル法により形成された厚さ0.1～1.0μmのチタン酸ジルコン酸鉛(PZT)またはチタン酸鉛(PT)薄膜よりなる圧電体薄膜と、該圧電体薄膜上に形成された導電性膜よりなる2つの電極を備えた圧電薄膜共振子を半導体基板上に形成された誘電体薄膜のバッファー層上に形成し、上記2つの電極間に電界をかけ、分極処理し圧電体薄膜とする。必要に応じて、バッファー層は、ゾルゲル法により形成された厚さ0.01～1.0μmのチタン酸バリウムストロンチウム(BST)、チタン酸ストロンチウム(STO)またはチタン酸バリウム(BTO)の薄膜であり、2つの電極の間隔が0.5～1.0μmであり、半導体基板の裏面の一部をエッチング除去したものである。



【特許請求の範囲】

【請求項1】半導体基板と、該半導体基板上に形成された圧電体薄膜と、該圧電体薄膜上に形成された導電性膜よりなる2つの電極を備えた圧電薄膜共振子において、上記圧電体薄膜は、上記半導体基板上に形成された誘電体薄膜のバッファー層上に形成されている圧電薄膜共振子であって、

上記圧電体薄膜はソルゲル法により形成されたチタン酸ジルコン酸鉛（P Z T）またはチタン酸鉛（P T）薄膜よりなり、上記2つの電極間に電界をかけ、チタン酸ジルコン酸鉛（P Z T）またはチタン酸鉛（P T）薄膜を分極処理することにより圧電体薄膜としたことを特徴とする圧電薄膜共振子。

【請求項2】上記チタン酸ジルコン酸鉛（P Z T）またはチタン酸鉛（P T）薄膜がルゲル法で形成された厚さ0.1～10μmの薄膜であることを特徴とする請求項1記載の圧電薄膜共振子。

【請求項3】上記バッファー層は、ソルゲル法により形成された厚さ0.01～1.0μmのチタン酸バリウムストロンチウム（B S T）、チタン酸ストロンチウム（S T O）またはチタン酸バリウム（B T O）の薄膜であることを特徴とする請求項1または2のいずれかに記載の圧電薄膜共振子。

【請求項4】上記2つの電極の間隔が0.5～10μmの構造であることを特徴とする請求項1～3のいずれかに記載の圧電薄膜共振子。

【請求項5】上記半導体基板の裏面の一部をエッチングにより除去したことを特徴とする請求項1～4のいずれかに記載の圧電薄膜共振子。

【請求項6】上記半導体基板は、少なくとも圧電体薄膜が形成される側の表面に絶縁膜が形成された絶縁膜付き半導体基板であることを特徴とする請求項1～5のいずれかに記載の圧電薄膜共振子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、高周波域で動作する圧電体薄膜の横方向のバルク波を利用した共振器、フィルター等に好適な圧電薄膜共振子に関するものである。

【0002】

【従来の技術】一般に、高周波域において使用される圧電振動子では、薄板の厚み振動が利用されている。従来、提供されている高周波用の圧電振動子としては、次の①～③の構成のものなどがある。

【0003】① 水晶、圧電セラミックス等の圧電板を薄く研磨し、その基本振動を用いた圧電振動子。

② 水晶、圧電セラミックス等の高次振動を利用した高次モード振動子。

③ 圧電性蒸着膜を基板上に形成し、この圧電性蒸着膜を励振して基板を高次振動させて用いる複合振動子。

【0004】上記従来の圧電振動子のうち、①の構成のものでは、水晶、圧電セラミックス等の圧電板を薄くすれば、板厚に反比例して基本共振周波数が高くなるが、板厚を薄くすればするほど、機械加工が困難となる。このため、現在では、板厚30～40μmで共振周波数50MHz程度が限界である。

【0005】②の構成のものでは、高次振動を用いるため電気機械結合係数が小さくなり、周波数帯域幅が小さすぎて実用的ではなく、また、電気機械結合係数が大きい低次振動ではスプリアスとなる欠点がある。また、③の構成のものでも同様の欠点がある。

【0006】ところで、圧電素子用の高周波用圧電材料としては、例えば、常誘電体のA 1 N、C d S、Z n O等が用いられている。これらの材料は、機械加工により薄く加工したとしても、40μm程度の厚みが限界であり、この程度の厚みのものでは、基本波の共振周波数は、いずれの材料でも数十MHzが限界である。これらの材料を用いた高周波用圧電薄膜共振子においては、例えば、500MHz以上の高い共振周波数の基本振動を得るためにには、板厚を10μm以下にする必要がある。

【0007】一方、数百MHzの高周波域において、電気機械結合係数の大きな圧電振動子を得る方法としては、スパッタ法等の薄膜製造技術とエッチング技術を用いる方法があり、例えば、特開昭60-31305号公報には、スパッタ法で酸化亜鉛及びチタン酸鉛の薄膜を形成した圧電素子が記載されている。この特開昭60-31305号公報に記載される圧電素子は、基板の影響をなくし、圧電体薄膜の振動特性を活かすために、基板の一部をエッチングで除去している。

【0008】なお、従来、厚み振動を用いた圧電薄膜共振子では、特開平8-148968号公報に記載される圧電薄膜共振子に代表されるように、圧電体膜の上下の電極により厚み方向のバルク波を励起させていた。しかし、従来のように厚み方向のバルク波を利用している圧電薄膜振動子の場合、下部電極が不活性領域であるために、それが妨げになって共振子の重要な要素であるQ値が小さくなってしまう。

【0009】

【発明が解決しようとする課題】以上の様に、従来の圧電材料は、いずれも電気機械結合係数が20～30%程度と小さいため、共振子、フィルタ等を構成した場合、帯域幅及び発振周波数範囲が限定される。なお、特開昭60-31305号公報では、この点を改善するために基板の一部を除去しているが、このように基板を除去した場合、素子強度が低下するという欠点がある。

【0010】従来、P Z Tのような電気機械結合係数の大きい圧電薄膜材料を構成するには、成膜プロセスに問題があり、良質な膜質の圧電体薄膜を得ることは困難と言ふ問題があつた。また、P Tのような誘電率が小

50 さく、キューリー点が約500度と高く、厚み方向の結

合係数と広がり方向の結合係数の値が大きく異なる等の特徴を持つ圧電薄膜材料を構成するには成膜プロセスに問題があり、良質な膜質の圧電体薄膜を得ることは困難と言う問題があつた。そして下部電極を端子電極として露出させるために、圧電体膜をエッティングしたり、下部電極の一部を残して圧電体膜を上に形成したりするなど、下部電極を露出させるために工程が複雑になることがある。また、下部電極が音響的に不活性領域であるためにそれが妨げになって、Q値が小さくなってしまう。

【0011】本発明は上記従来の問題点を解決し、電気機械結合係数が大きく、共振子、フィルタ等に適用した場合の帯域幅及び発振周波数範囲が広い圧電薄膜共振子であって、下部電極が必要なく、高いQ値が得られ、従って製造が容易な所望の圧電薄膜共振子を提供することを目的とする。

【0012】

【課題を解決するための手段】本発明の圧電薄膜共振子は、例えば、絶縁膜を有する半導体基板と、該半導体基板上に形成されたバッファーレー層上の圧電体膜と、該圧電体薄膜上に形成された導電膜よりなる2個の電極とを備えた圧電薄膜共振子において、上記圧電体膜がゾルゲル法により形成した厚さ0.1~10μmのチタン酸ジルコン酸鉛(PZT)またはチタン酸鉛(PT)(以下、単にPZTまたはPTと言う)薄膜を有し、上記薄膜上に簡単な2つの上部電極を有し、該2つの上部電極に電界を印加して分極処理することにより圧電体薄膜とするものである。従って、下部電極が存在しないため分極処理は横方向に分極されることになる。また、音響的に不活性領域が存在しないために高いQ値が得られる。

【0013】本発明の圧電薄膜共振子は、圧電体膜が電気機械結合係数の大きい圧電材料であるPZTまたはPTで形成されているため、高周波領域で、広帯域なフィルタや発振周波数範囲の広い共振器を実現できる。

【0014】しかも、上部電極が間隔をあけて2個形成されているため、この上部電極間に電界を印加することにより圧電体膜を横方向に分極処理することができる。

【0015】ところで、特にPZTまたはPTは、通常良質な膜質の圧電体薄膜を得ることが困難である。例えば、スパッタ法では、厚み振動の共振を十分確認できるほど良好なPZTまたはPT薄膜を形成できない。

【0016】これに対して、ゾルゲル法によるPZTまたはPT薄膜の成膜であれば、厚み振動に対して高い共振を示し、圧電体薄膜として有効に機能する良好な膜質のPZTまたはPT薄膜を形成することができる。このPZTまたはPT薄膜の膜厚は0.1~10μmであることが好ましい。

【0017】また、分極処理効果の面から、上部電極同士の間の間隔(以下、「上部電極間隔」と称す。)は、0.1~10μmであることが好ましく、更に好ましくは0.5~5μmである。

【0018】本発明においては、半導体基板の面を一部エッチングで除去して凹部を形成しても良く、これにより、発信周波数、挿入損失の特性を向上させることができる。

【0019】本発明によれば、PZTまたはPT薄膜の膜厚は0.1~10μmであり、上部電極間隔0.5~10μmで、共振周波数帯域200MHz~10GHzの高特性圧電薄膜共振子が提供される。

【0020】

10 【発明の実施の形態】以下に、図面を参照して本発明の実施の形態を説明する。

【0021】図1は本発明の実施の形態を示す斜視図、図2は本発明の他の実施の形態を示す正面図、図3は本発明の別の実施の形態を示す斜視図、図4は本発明の異なる実施の形態を示す図であって、図4(a)は正面図、図4(b)は側面図である。

【0022】図1~4において、同一機能を奏する部材には同一符号を付してある。

20 【0023】本発明の圧電薄膜共振子で用いる基板は、例えば、表面にSiO₂、SiNなどの絶縁膜が形成されたSi、GaAsなどの半導体基板を用いることが出来る。この絶縁膜付き半導体基板1であれば、表面が平滑であり、熱処理時の元素の拡散も防止でき、かつ機械的強度も十分であることにより、ゾルゲル法により、比較的簡単に、良好な膜質のPZTまたはPT薄膜を形成することができる。

【0024】この絶縁膜付き半導体基板1の絶縁膜1Aの厚さは、薄過ぎると拡散防止効果がなく、厚過ぎるとクラックの発生の問題があるので0.5~2μm程度であることが好ましい。

30 【0025】また、絶縁膜付き半導体基板1としては、薄膜圧電素子としての用途上、できる限り薄いことが望ましいが、過度に薄いと機械的強度が低下するため、厚さ100~600μm程度であることが好ましい。

【0026】本発明の圧電薄膜共振子は、このような絶縁膜付き半導体基板1上に、バッファーレー層としてチタン酸バリウムストロンチウム(BST)、チタン酸ストロンチウム(STO)またはチタン酸バリウム(BTO)(以下、夫々簡単に、BST、STO、またはBTOと言う)等の誘電体薄膜を用い、PZTまたはPT薄膜および上部電極層を順次成膜して得られる。絶縁膜上バッファーレー層としてのBST、STO、またはBTO薄膜は、厚さ0.01~1.0μmのゾルゲル法により成膜した薄膜であり、その上の圧電体薄膜としてのPZTまたはPT薄膜は、厚さ0.1~10μmのゾルゲル法により成膜した薄膜を2つの電極に電界をかけて分極処理することにより形成したものである。2つの電極を構成する導電膜としては、Al、Pt、Ir、Au等を主成分とする膜をスパッタ法等で形成することが出来、そ

40 言う)等の誘電体薄膜を用い、PZTまたはPT薄膜および上部電極層を順次成膜して得られる。絶縁膜上バッファーレー層としてのBST、STO、またはBTO薄膜は、厚さ0.01~1.0μmのゾルゲル法により成膜した薄膜であり、その上の圧電体薄膜としてのPZTまたはPT薄膜は、厚さ0.1~10μmのゾルゲル法により成膜した薄膜を2つの電極に電界をかけて分極処理することにより形成したものである。2つの電極を構成する導電膜としては、Al、Pt、Ir、Au等を主成分とする膜をスパッタ法等で形成することが出来、そ

50 の厚さは、通常の場合1000~2000Å程度であ

る。

【0027】本発明において、圧電体薄膜としてのPZTまたはPT薄膜3は、高周波対応するために膜厚10μm以下であることが必要とされ、好ましくは0.1～10μm、より好ましくは0.2～3μmの範囲で使用目的に応じて適宜決定される。なお、PZTまたはPT薄膜の膜厚が薄過ぎると圧電効果が十分得られず、逆に、厚過ぎると良好な膜質が得られない。

【0028】PZTまたはPT薄膜3上の上部電極4(4A, 4B)としては、前述の導電性金属層をスパッタ法等によりバーナーニング形成することが出来る。

【0029】本発明においては、図2に示す如く、半導体基板1の一面をエッティング処理して凹部6を形成した方がて良く、このように凹部6を形成することにより、圧電薄膜共振子の機械的強度は若干劣るものの低次モードをより強く励振することが可能となり、発信周波数、挿入損失の特性を向上させることができる。

【0030】この凹部6は、上部電極4A, 4Bの形成位置に対向する位置(上部電極を基板上に厚さ方向に透影した位置)に半導体基板1の厚さの50～100%の深さで形成するのが好ましい。この際基板を圧電体膜の数倍程度にする。

【0031】また、本発明においては、図3に示す如く、PZTまたはPT薄膜3上に絶縁膜4を部分的に形成し、上部電極4A, 4Bを、この絶縁膜4とPZTまたはPT膜3の表面とにまたがるように形成することにより、端子電極としての上部電極4A, 4Bの形成位置をずらして構造上の補強を図ることができる。この場合、この絶縁膜4はSiO₂, SiN等により形成することができ、その厚さは0.05～1μm程度であることが好ましい。

【0032】本発明では、バッファー層としてのBST, STOまたはBTO薄膜および圧電体薄膜のPZTまたはPT薄膜は、好ましくは次の様にして形成される。

【0033】まず、2-エチルヘキサン酸バリウム等のカルボン酸バリウム等のバリウム化合物；2-エチルヘキサン酸ストロンチウム等のカルボン酸ストロンチウム等のストロンチウム化合物；テトラエトキシチタン、テトライソプロポキシチタン、テトラブロキシチタン、ジメトキシジイソプロポキシチタン等のチタンアルコキド等のチタン化合物；及び2-エチルヘキサン酸、2-エチル醋酸等のカルボン酸を、酢酸イソアミル等の溶剤に、所定のモル比で、かつ、金属酸化物換算の合計濃度が0.5～8重量%程度となるように溶解して得られたBST, STOまたはBTO薄膜形成用組成物を、例えば、酸化膜付き単結晶Si基板上にスピンドル等により塗布して400～600℃で乾燥する。この塗布、乾燥を所望の膜厚の薄膜得られるまで繰り返し、最後に600～700℃で1分～1時間焼成してPZTまたはPT薄膜を得る。

またはBTO薄膜を得る。

【0034】このようにして形成されるBST, STOまたはBTO薄膜の膜厚が、厚過ぎると圧電特性に影響を及ぼし、薄過ぎると鉛拡散防止作用がなくなるため、通常の場合、0.01～1.0μm、特に0.01～0.3μmとするのが好ましい。

【0035】次に、このようにして形成したバッファー層上に、酢酸鉛等のカルボン酸鉛、ジイソプロポキシ鉛などの鉛アルコキシド等の鉛化合物；テトラエトキシジルコウム、テトライソプロポキシジルコウム、テトラブロキシジルコウム、ジメトキシジイソプロポキシジルコウム等のジルコニウムアルコキシド等のジルコニチタン、ジメトキシジイソプロポキシチタン等のチタンアルコキシド等のチタン化合物を、2-メトキシエタノール等の溶剤に、所定のモル比で、かつ、金属酸化物換算の合計濃度が10～20重量%程度となるように溶解して得られたPZTまたはPT薄膜形成用組成物を、単結晶基板上にスピンドル等により塗布して400～600℃で乾燥する。この塗布、乾燥を所望の膜厚のPZTまたはPT薄膜が得られるまで繰り返し、最後に600～700℃で1分～1時間焼成してPZTまたはPT薄膜を得る。

【0036】PZTまたはPT薄膜の分極処理は、このPZTまたはPT薄膜上に形成した電極に20～50VのDC電圧を1～60分間印加することにより行うことができる。ここで、十分な分極処理をすることで圧電体薄膜として機能するようになるが、上記のPZTまたはPT薄膜の膜質が不十分だと分極処理の電界を十分にかけられず、圧電体薄膜として機能しないことになる。

【0037】

【実施例】以下に実施例を挙げて本発明をより具体的に説明する。

【0038】【実施例1】表面にSiO₂ 1μmが形成されたSi(100)基板を用いバッファー層としてソルゲル法により膜厚0.15μmのチタン酸バリウムストロンチウム(BST)薄膜を形成した。ソルゲル法に用いるチタン酸バリウムストロンチウム(BST)は、7%濃度溶液を用いる。400℃の熱処理で塗布を繰り返し所望の膜厚を得、最後に650℃の温度で焼成する。

その後、バッファー層上にソルゲル法で0.8μmのPZT薄膜を形成した。ソルゲル法に用いるPZTは18%濃度溶液を用いる。400℃の熱処理で塗布を繰り返し所望の膜厚を得、最後に650℃の温度で焼成する。更に、PZT薄膜の上にA1を70×70μm角のバーナーを3μm間隔で2つバーナーニングした。そして、図2の様に基板の裏面を70×10μm角の大きさにTM AHによってエッティングした。そして、分極処理は、上部電極間に150℃で、300kV/cmの直流電界を10分間印可した。こうすることで、横方向に分極されたことになり、本発明の圧電薄膜共振子1(以下、本発

明共振子1と言う)を得た。

【0039】B ST薄膜の形成には、下記組成のB ST薄膜形成用組成物を用い、これをスピニコータにより塗布した。

B ST薄膜形成用組成物 (金属酸化物換算の合計濃度: 7重量%)

2-エチルヘキサン酸バリウム: 9. 514重量%
2-エチルヘキサン酸ストロンチウム: 3. 598重量%

%
テトライソプロポキシチタン: 9. 205重量%

2-エチルヘキサン酸: 18. 50重量%

酢酸イソアミル: 残部

【0040】P Z T薄膜の形成には、下記組成のP Z T薄膜形成用組成物を用い、これをスピニコータにより塗布した。

P Z T薄膜形成用組成物 (金属酸化物換算の合計濃度: 20重量%)

酢酸鉛: 23. 985重量%

テトラブトキシジルコニウム: 11. 455重量%

テトライソプロポキシチタン: 7. 842重量%

2-メトキシエタノール: 残部

【0041】[実施例2]実施例1において、バッファー層がチタン酸ストロンチウム(STO)である本発明の圧電薄膜共振子2(以下、本発明共振子2と言う)。STO薄膜の形成には、下記組成のSTO薄膜形成用組成物を用い、これをスピニコータにより塗布した。

STO薄膜形成用組成物 (金属酸化物換算の合計濃度: 7重量%)

2-エチルヘキサン酸ストロンチウム: 14. 269重量%

テトライソプロポキシチタン: 10. 950重量%

2-エチルヘキサン酸: 22. 015重量%

酢酸イソアミル: 残部

【0042】[実施例3]実施例1において、バッファー層がチタン酸バリウム(BTO)である本発明の圧電薄膜共振子3(以下、本発明共振子3と言う)。BTO

薄膜の形成には、下記組成のBTO薄膜形成用組成物を用い、これをスピニコータにより塗布した。

BTO薄膜形成用組成物 (金属酸化物換算の合計濃度: 7重量%)

2-エチルヘキサン酸バリウム: 12. 722重量%

テトライソプロポキシチタン: 8. 616重量%

2-エチルヘキサン酸: 17. 31重量%

酢酸イソアミル: 残部

【0043】[実施例4]実施例1において、圧電体薄膜が10%濃度溶液を用いたゾルゲル法で形成された0. 64μmのP T薄膜からなる本発明の圧電薄膜共振子4(以下、本発明共振子4と言う)。

【0044】[実施例5]実施例2において、圧電体薄膜が10%濃度溶液を用いたゾルゲル法で形成された0. 64μmのP T薄膜からなる本発明の圧電薄膜共振子5(以下、本発明共振子5と言う)。

【0045】[実施例6]実施例3において、圧電体薄膜が10%濃度溶液を用いたゾルゲル法で形成された0. 64μmのP T薄膜からなる本発明の圧電薄膜共振子6(以下、本発明共振子6と言う)。

【0046】[実施例7]実施例1において、P Z T薄膜の成膜後、図3に示すごとく、振動領域以外に厚さ1μmのSiO₂膜をスパッタにより形成し、その後、このSiO₂膜とP Z T薄膜とにまたがる様に、厚さ1500ÅのA1上部電極を2つ形成したこと以外は同様にして作成した発明の圧電薄膜共振子7(以下、本発明共振子7と言う)。この本発明共振子7について、上部電極の面積の違いによるインピーダンスを調べ、本発明共振子1と比較したところ、本発明共振子1と同じであること

から、この様な構造にしても特性に変化はなく、上部電極の端子位置を確保できることが確認できた。

【0047】上述の様に、得られた本発明共振子1~7について、圧電薄膜共振子の厚み振動の基本共振周波数を測定し、その結果を表1に示した。

【0048】

【表1】

種 別	共振周波数
本発明共振子1	1.75 GHz
本発明共振子2	1.75 GHz
本発明共振子3	1.75 GHz
本発明共振子4	1.92 GHz
本発明共振子5	1.92 GHz
本発明共振子6	1.92 GHz
本発明共振子7	1.75 GHz

【0049】

【発明の効果】上記の様にゾルゲル法によって、電気機械結合係数の大きいP Z Tを用いたり、誘電率が小さく、キューリー点が約500度と高く、厚み方向の結合係数と広がり方向の結合係数の値が大きく異なる等の特徴を持つP Tを用いるため、構造的に図1の様な簡単な構造においても広帯域なフィルタや発振周波数の広い共振器を実現する圧電薄膜共振子を得ることが出来る。また、上部電極を所定の間隔をあけて2個設けたため、横方向のバルク波を利用する事で、音響的に不活性領域の下部電極が存在しないために大きなQ値を得ることが出来、さらに、絶縁層の上に端子電極を構成することにより、端子電極を確保でき端子電極下の共振をも抑制することが出来ると共に、圧電薄膜共振子を容易に製造することが可能となつた。

【0050】また、本発明では、単結晶半導体Si基板上に、バッファー層として、ゾルゲル法により形成されたチタン酸バリウムストロンチウム(BST)、チタン酸ストロンチウム(STO)またはチタン酸バリウム(BTO)の誘電体薄膜を形成し、この誘電体薄膜上に、圧電体薄膜であるP Z TまたはP T薄膜が形成され、とくにP Z T薄膜の場合、バッファー層の鉛拡散防止作用により、P Z T膜の鉛欠損が防止されるという効*

*果が奏され、良好なP Z T薄膜を形成することができ
る。このバッファー層を形成しないと、SiにP Z Tの
鉛が拡散するため、単結晶半導体Si基板上にP Z T薄
膜を形成することができない。しかし、上記バッファー
層の存在により、安価な単結晶半導体Si基板を使用す
ることが出来、コストの面で有利であると共に、特に良
質のP Z T薄膜が形成された圧電薄膜共振子が得られ、
関連分野で大いに貢献するものである。

【図面の簡単な説明】

【図1】 本発明の実施の形態を示す斜視図である。

【図2】 本発明の他の実施の形態を示す正面図であ
る。


【図3】 本発明の別の実施の形態を示す斜視図であ
る。

30 【図4】 本発明の異なる実施の形態を示す図であつ
て、図4(A)は正面図、図4(B)は側面図である。


【符号の説明】

- 1 上部電極
- 2 圧電薄膜
- 3 バッファー層
- 4 絶縁層
- 5 Si基板
- 6 四部


【図1】




【図2】




【図3】



【図4】



(A)



(B)

フロントページの続き

(72)発明者 橋本 研也

千葉県千葉市稻毛区弥生町1-33 千葉大学工学部電子電気工学科内